未來 75 年的半導體器件和晶體管

芯片行業正在進入一個前所未有的創新和增長時代。

在 IEDM 上，晶體管發明 75 周年的里程碑引發了關于 CMOS 的未來、III-V和二維材料在未來晶體管中的作用以及下一個偉大的存儲器架構的討論。來自內存、邏輯電路和研究社區的行業資深人士將High-NA EUV 生產、具有 1,000 層的 NAND 閃存和混合鍵合視為推動因素。混合鍵合將用于組合器件以及堆疊互補 FET (CFET) 中的不同材料。

關于 DRAM 技術的擴展，SK 海力士 Solidigm 部門技術顧問、SK 海力士前首席執行官 Seok-Hee Lee 表示：“下一代 DRAM 可能會采用新配置，即電容器橫向延伸的 3D 設計。現在很多人都在研究它，因為可以放松電容器的限制，可以在水平方向上生成它。仍然存在很多挑戰，但通過在未來五年非常努力地工作，你會看到某種形式的 3D DRAM。”

本次討論的成員還包括：Lam Research 全球新興存儲器總經理 Gosia Jurczak；英特爾高級研究員 Tahir Ghani；TEL 研發副總裁兼光刻圖案研究員 Anton DeVilliers；imec半導體研發高級副總裁Serge Biesemans；NIST 納米級器件表征部門負責人 David Gundlach；美光高級和新興存儲器副總裁 Nirmal Ramaswamy；和 IBM 研究員 Heike Riel。（小組成員是以行業資深人士的身份發言，不代表他們各自的公司，以下是該討論的摘錄。）

 硅仍然占主導地位

半導體行業正在不斷探索新材料，但在可預見的未來，硅 CMOS 可能會保持強勢。“硅通道是我們在晶體管中擁有的完善的材料系統，實際上很難替代它，”Lam 的 Jurczak 說。“回到 20 年前，當時硅鍺溝道首次發布，在長溝道晶體管中具有非常明顯的遷移率優勢。然而，我們不得不等到 20 年才能在產品中看到硅鍺通道。另一個例子是 III-V 族材料。同樣，我們已經看到了電子遷移率的巨大優勢，它實際上是 NMOS 晶體管的一個非常好的候選者。五年后，在發表了大量關于 III-V 材料研究的論文后，盡管存在一些局限性，但硅 CMOS 仍然是最容易理解和最成熟的材料。Jurczak 說：“有了這段歷史，當我審視 2D 材料的候選者時，我懷疑我們將如何在未來 10 到 20 年內做到這一點。” “我們今天在移動性方面看到的是，它實際上沒有達到硅材料的水平。”

盡管如此，人們對堆疊 2D 材料和機動性可能會增加持樂觀態度。“這確實是一個很好的選擇，”IBM 的 Riel 說。“使用納米片，你會看到堆疊的效果，并且它在環柵方面取得了根本性的進步。半導體行業擅長識別挑戰，然后應對挑戰。20 多年前，我們就開始使用環繞式門，現在它就在這里。”

“用于通道的二維材料制成的設備需要堆疊，”imec 的 Biesemans 說。“很難想象像我們在平面或 finFET 技術中那樣并排放置 nMOS-pMOS-nMOS-pMOS-…二維材料器件應該出現在堆疊的 nMOS 和 pMOS 層中。要創建該路徑，首先應該使用堆疊硅，然后更換通道材料。”他補充說，隨著混合鍵合工藝的成熟，它們將變得更加商品化，最終允許在晶體管級別實施。

“與非堆疊選項相比，堆疊將能夠組合具有不同原子長度和不同基板的材料，”英特爾的Ghani說。

 DRAM、NAND的局限性

TEL的 DeVilliers 指出，堆疊和混合鍵合遠非微不足道。“存儲行業向我們展示了如何堆疊，堆疊起來并不難，難的是用它來堆疊和賺錢。從工具方面可以學到很多關于 3D NAND 堆疊的知識。”

從設備需求轉向互連需求，Jurczak 指出需要更低的熱預算和替代材料。小組成員討論了背面電源的最新趨勢。隨著尺寸接近幾納米，互連前端過孔變得越來越困難，特別是圖案化、覆蓋和打開所有過孔。

與此同時，NIST 的 Gundlach 談到了保持計量學精度和準確性的必要性。“我們在更大范圍內更好地解決問題的能力變得非常重要，”他說。“雖然材料的 ppm 純度在某一時刻可能就足夠了，但也許我們正在轉向 ppb，這需要在整個供應鏈和產品生命周期中對標準測量服務進行創新。”

美光的 Ramaswamy 專注于 DRAM 設備的可擴展性。“DRAM縮放由幾塊組成，我們可以選擇有基本限制的那一塊。許多功能都在 10 納米以下，觸點甚至更小。我們可以談論十分之幾納米，或幾個摻雜原子。但通常情況下，DRAM 總是與電容器有關，縱橫比約為 50:1 并不斷增加，介電常數為 40 以上。我們可以在不泄漏太多的情況下達到 50 嗎？如果我必須選擇，我會說是電容器。”

SK 海力士的 Lee 對此表示贊同。“對于具有幾何縮放的 1T-1C 結構，電容器始終是一個挑戰。如果您查看介電材料，您會記得導帶偏移與介電常數的關系。你有這種關系。所以是的，您可以找到一種不同于氧化鋯的材料，但這樣您的導帶偏移就會減少，因此漏電流就不再是一個問題。但這總是一個變化，從根本上說，如果我必須選擇一個，電容器就是限制器。”

IEDM 總是有涵蓋各種替代內存架構的特色論文。高速緩存是一個特別熱門的領域。但專家們被問及是否有任何技術可以取代根深蒂固的 NAND 和 DRAM 設備。“DRAM 和NAND 非常強大，很難被擊敗，”Jurczak 說。“所以 DRAM 的未來仍是 DRAM，但新興內存可能會填補一些空白。”

混合鍵合的堆疊能力可能為 DRAM 提供新的用途。“憑借先進的封裝技術，一些公司已經在 CPU 上堆疊 SRAM，”Lee 說。“但是在3層之后，我們可以有4層，一個額外的緩存層嗎？根據工作負載，您可能會從這個額外的緩存層中獲益。”

DRAM 可以滿足這種需求。“新興存儲器存在耐久性問題，但不一定是非易失性存儲器，業界已經具備大規模生產DRAM并使用先進封裝連接它的能力，”Lee說。英特爾的代表表示同意，他說，“這無疑開辟了一系列以前沒有的可能性，盡管是片外的，但先進的封裝可實現低片外延遲和高帶寬。”

另一個討論主題是轉向近內存或內存計算，特別是縮短內存和處理之間距離的投資回報。“如果我們看看移動計算，我們平均會丟失大約 15% 的能量移動數據，”美光的 Ramaswamy 說。“因此，對于可持續性而言，能效非常重要。這是一個自然的過程。它會發生的。”但什么時候是另一回事。Ramaswamy 指出，架構師和程序員需要聚在一起展示近內存/內存計算將如何工作。他說這需要時間來解決。

 EUV 可擴展性

EUV 光刻在 16/14nm 是可選的，但在 7nm 及以下被認為是必不可少的。領先的代工廠商，三星、英特爾、臺積電，正在展望High-NA (0.55) EUV 及更高版本。最大的問題是之后會發生什么？是無掩模圖案化還是某種形式的自組裝？

“2025年，High-NA EUV 將投入生產，”英特爾的Ghani說。“即使在未來使用更高 NA 的 EUV 工具，我們也可能不得不采用間距加倍或四重圖案化方案，以實現持續的尺寸縮放。但我認為在未來六到八年內不會出現根本性的阻礙。”

計量學看起來更像是推進到 1nm 節點及以下節點的障礙，尤其是隨著 3D 結構數量的增加。“計量科學沒有跟上 EUV 的步伐，”NIST 的 Gundlach 說。“您能否在使用 EUV 的大容量環境中進行測量，或者我們是否處于無法看到我們正在制作的東西的極限？那里有很多機會。”自組裝似乎不會與現有的圖案化方法競爭，并且多種方法可以一起使用并用于不同的金屬層。

 1,000 層 NAND

從 200+ 層到 1,000 層 NAND 的過渡正在進行中，但這將需要新材料、NAND 架構和改進的資本設備來提高吞吐量。

美光的 Ramaswamy 說：“我們現在有 232 層，我們可能會在本世紀末達到 1,000 層。” “我們有很多非常關鍵的蝕刻、沉積和填充工藝。我們需要一個設備路線圖來跟上技術擴展的步伐。現在我們沒有能力制造 1,000 層。所有流程都需要具有成本效益，并具有適當的公差。”Lee同意這一觀點。“我們必須擴大堆棧，因為你不能一直增加層數。”

 量子計算增強HPC

未來如何使用量子計算是另一個很大的未知數。

IBM 的 Riel 說：“量子計算并不是要取代一般的 CMOS 晶體管。”這不是量子計算的本意。但量子在這里是為了解決經典數字計算機永遠無法解決的數學問題。有很多例子，但我們幾乎忘記了它們，因為我們已經學到了很多近似值。經典計算機在某些情況下它們運作良好，但在其他情況下則不太好。當我們仔細觀察時，我們發現量子計算將有助于解決這些問題。”

量子比特的生成和相干性一直在穩步提高。“大約三周前，第一款 433 量子位的處理器發布了，我們有明確的目標來提高速度、規模和質量方面的性能，”Riel 說。“我們從硅行業了解到，你需要一個清晰的路線圖，所以我非常樂觀。我們正處于新事物的開端，它不是要取代晶體管，而是要增強它。”

對于量子計算，這是一個漫長的過程。NIST 的 Gundlach 指出，Julius Edgar Lilienfeld 早在 1925 年就構想出了固態放大器，為量子設備奠定了基礎。“回想一下 Lilienfeld 的專利是幾十年前的事了，所以這個行業非常擅長擁有長遠的眼光并能夠實現。”

 可持續發展與人才齊頭并進

芯片行業的兩個熱門話題是吸引人才和提高可持續發展能力，并且兩者相互交織。小組成員一致認為，年輕人非常關心地球的健康，因此招聘工作需要更好地宣傳他們在全球半導體領域工作可以產生的環境影響。

“我們正在進行一項有趣的實驗，韓國的大型工具公司制定了一項特殊計劃來保證大學畢業生的就業，”SK 海力士的 Lee 表示，并指出需要采用新穎的方法。“如果你是一個教授，你就會有強烈的意見，因為你使命不僅僅是找工作。可持續性是一個巨大的話題，零排放。作為一家半制造公司，我們有很多事情要做。關于化學品和氣體，我們仍在使用溫室氣體，并與材料供應商合作以替代它們。半導體設備消耗大量電力，我們不得不使用可再生能源。為此，一家公司如果不與很多不同的各方合作就無法做到這一點，而且許多公司已經簽約，所以它將會發生。”

盡管如此，這仍然是一個巨大的挑戰，尤其是對于晶圓廠中使用的某些化學品和氣體而言。“問題是，如果我們不能替代氣體，我們能否提高減排系統的效率？不幸的是，這通常意味著更多的電力，我們必須優化整個系統。”Jurczak 說。

美光的 Ramaswamy 談到了 ESG（環境、社會和治理）中圍繞用水、危險廢物產生和處置的三大支柱。“我們在可持續性方面設定了非常強大的目標，尤其是廢水回收，再利用高達 75% 至 90%，并將危險廢物填埋至零。獲得完全可再生能源也是一件大事。”

在某些方面，這變得越來越容易。“隨著時間的推移，意識一直在提高，但我們需要以最有效的方式采取行動，”IBM 的 Riel 說。“但是有些事情，比如節約能源，可以馬上完成。對于半導體勞動力，Jurczak 強調了半導體所激發的技術熱情。“當我問我的同事們為什么還在這個行業時，他們給出的最重要的原因是熱情。”

 結論

芯片行業正在進入一個前所未有的創新和增長時代，從設備研發到新材料和更緊密的集成。向先進封裝的轉變以及隨之而來的所有挑戰將需要新的合作水平，以抵消摩爾定律的逐漸減弱以及芯片設計和制造成本的上升。

一項調查顯示，人才壁壘和成本壁壘是半導體持續進步的最大障礙，遠高于感知的性能、功率和內存墻。但這些門檻只是暫時的，配備了大量新的使能技術和材料的聰明人可能會打破所有這些門檻，圍繞它們設計新的方法。

聲明：本文由半導體材料與工藝轉載，僅為了傳達一種觀點，并不代表對該觀點的贊同或支持，若有侵權請聯系小編，我們將及時處理，謝謝。

轉載微信公眾號：半導體材料與工藝

聲明：本文版權歸原作者所有，轉發僅為更大范圍傳播，若有異議請聯系我們修改或刪除：zhangkai@cgbtek.com